Rancangn bangun trainer perancangan chip berbasis FPGA (Field Programmable Gate Array)
Desain Dan Simulasi Digital Arithmetic Mean Berbasis VHDL
Implementasi konverter citra warna ke citra greyscale dan biner pada FPGA
Rancang bangun trainer dasar sistem digital terintegrasi berbasis programmable logic device (PLD)
Perancangan dan simulasi konverter logaritma - antilogaritma 17 bit menggunakan VHDL